Прикладные материалы внедрили новый способ выполнения внутренних соединений в логических микросхемах, который позволяет им масштабироваться до норм 3 нм и выше.
С развитием все более тонких стандартов уменьшение размера улучшает характеристики транзистора, но увеличивает сопротивление внутренних соединений, поскольку оно обратно пропорционально их поперечному сечению. Это снижает производительность и увеличивает энергопотребление чипов. Без прорыва в области материаловедения сопротивление внутренних соединений при переходе от норм 7 нм к нормам 3 нм увеличилось бы в 10 раз, сводя на нет преимущества масштабирования транзисторов.
Чтобы исправить ситуацию, компания Applied Materials разработала интегрированное производственное решение под названием Endura Copper Barrier Seed IMS. В нем в условиях высокого вакуума в единой системе выполняются семь различных технологических процессов: подготовка поверхности, модификация поверхности на атомном уровне, селективное осаждение атомного слоя( ALD), метрологический контроль, вакуумное осаждение (PVD), химическое осаждение газа (CVD) и оплавление меди. Использование селективного ALD вместо конформного устраняет барьер с высоким удельным сопротивлением. Раствор также включает в себя стадию оплавления меди, в которой за счет капиллярного эффекта заполняются узкие зазоры. Утверждается, что снижение сопротивления сквозных контактов за счет использования новой технологии достигает 50%.
Остается добавить, что система IMS с медным барьером Endura уже используется ведущими заказчиками прикладных материалов.
